Profile

Dhiraj K Pradhan

Professor of Computer Science, University of Bristol

Zweryfikowany adres z cs.bris.ac.uk

Cytowane przez 15258

Fault tolerance Logic Synthesis Computer architecture error correcting codes Galois Field

Marek Perkowski

Professor of Electrical and Computer Engineering, Portland State University

Zweryfikowany adres z pdx.edu

Cytowane przez 9659

multiple-valued logic reversible logic logic synthesis quantum computing

Niklas Een

Researcher at RenTec

Zweryfikowany adres z een.se

Cytowane przez 9528

Machine Learning Formal verification Logic synthesis

Tsutomu Sasao

Visiting Professor, Meiji University

Zweryfikowany adres z cs.meiji.ac.jp

Cytowane przez 9213

Logic synthesis Multiple-valued logic Logic Design Switching Theory

Alexander Barkalov

Professor, University of Zielona Góra

Zweryfikowany adres z iie.uz.zgora.pl

Cytowane przez 6662

Logic Synthesis Control Units VLSI

Mathias Soeken

Microsoft

Zweryfikowany adres z epfl.ch

Cytowane przez 5678

Computer Science Logic Synthesis Quantum Computing

Gerhard W Dueck

Professor of Computer Science, University of New Brunswick

Zweryfikowany adres z unb.ca

Cytowane przez 5440

Logic Synthesis Reversible Logic Garbage Collection

Marc Riedel

Full Professor of Electrical and Computer Engineering, University of Minnesota

Zweryfikowany adres z umn.edu

Cytowane przez 4938

Logic Synthesis Logic Verification Formal Verification Synthetic Biology Molecular Computing

Fabrizio Ferrandi

Politecnico di Milano

Zweryfikowany adres z polimi.it

Cytowane przez 4137

High-Level Synthesis HW/SW codesign Reconfigurable Computing Logic synthesis Embedded Systems

Maciej Ciesielski

Professor of ELectrical and Computer Engineering

Zweryfikowany adres z ecs.umass.edu

Cytowane przez 3690

Formal verification SImulation Logic synthesis High-level Synthesis

1 - 10